무어의 법칙, 반도체 개발 속도의 Guideline을 제공하다. (Feat. 3 나노 공정에서 3나노가 뭘 의미해?)

'무어의 법칙', 연구자들이 가장 잘 쓰는 단어입니다. 

Moore는 한 Chip에서 Transistor 숫자가 26개월마다 2배씩 증가할 것으로 예측하였습니다.

이 예측을 Moore's law라고 합니다.

출처 : 위키백과

무어의 법칙이 중요한 이유는 다음과 같습니다.

1. 반도체 개발 속도의 Guideline을 제공합니다.

 

2. 무어의 법칙을 맞추기 위해 연구자들이 Guideline에 적혀있는 목표를 이루기 위해 끊임없는 연구를 진행하여 달성해 왔고, 달성하고 있는 중입니다.

---

Transistor의 수가 많아지다.

그럼 왜? Transistor의 수가 많아질수록 좋을까요?

1. 한 Chip에 들어가는 Transistor의 개수가 많아질수록, 그만큼 function이 많아지게 됩니다. 

즉, power performance가 좋아지게 되지요. 

 

2. Function을 더 구현하기 위해 chip 면적을 추가적으로 늘릴 필요가 없어 cost 측면에서 매우 좋아집니다.

 

나노 공정에서 나노는 어떤 것을 의미하는 걸까? 

Transistor의 수 자체가 많아지기 위해서는 scale down, 더 작아져야 합니다.

Transistor의 scale down 수치는 'Minimum feature size'를 통해 알 수 있는데요.

이 Minimum feature size는 흔히 사람들이 말하는 3 나노 공정, 5 나노 공정에서 '3 나노', '5 나노'에 해당되는 수치들이라고들 생각합니다. 하지만, 아닙니다. 

 

22nm 공정까지는 맞는 방식이지요. 

180nm 공정 : Source-Drain 길이 (Channel 길이) = 180nm

90nm 공정 : Source-Drain 길이 (Channel 길이) = 90nm

45nm 공정 : Source-Drain 길이 (Channel 길이) = 45nm

22nm 공정 : Source-Drain 길이 (Channel 길이) = 22nm

 

이렇게 가면 혼란도 없고 정말 편했겠지요.

 

하지만, 22nm에서 점점 내려갈 수록 Minimum feature size을 줄이는 것 자체가 매우 힘들어졌습니다.

 

이에 따라, 마케팅 측면에서 Minimum feature size를 적지 않고 다른 방법을 쓰게 되었지요.

 

22nm 반도체에서 한 칩에 Transistor의 개수가 2배 증가된 만큼의 성능을 구현한 반도체가 탄생하면 '11 나노 공정의 반도체'라고 적었죠.

 

삼성 7nm 공정에서도 Minimum feature size는 20nm라고 합니다. 

 

이렇게 scaling을 유지한 채로 집적도를 높이는 기술도 개발이 되었죠.

대표적인 것은 3D - IC 입니다. 3차원으로 IC Chip을 만들어 집적도 및 interconnect delay를 줄여 성능을 개선하였죠.